j9九游会手机:

  氮化镓（GaN）和碳化硅（SiC）等宽禁带半导体，在开发高效、高密度电力系统方面具有巨大潜力。目前，GaN 基晶体管已大范围的应用于 100 V 至 650 V 的电源，而 SiC 基晶体管则主要在 1200 V 以上的高压领域占据商业主导地位。

  然而，对于 650 V 至 1200 V 这一对成本和性能竞争都异常激烈的市场区间，GaN 和 SiC 谁将成为最佳选择，仍未可知。尽管 SiC 基晶体管的发展取得了显著进展，但其相对高昂的衬底成本，从经济角度限制了它们在这一电压范围内的竞争力。

  幸运的是，在低成本、大尺寸硅（Si）衬底上外延生长 GaN 的异质外延技术取得了突破，这为制造超高的性价比、高性能的 GaN 晶体管带来了巨大希望。

  得益于 AlGaN/GaN 异质界面处产生的高密度二维电子气（2DEG），GaN 基横向高电子迁移率晶体管（HEMTs）在需要高频率和低电压的应用中具有非常明显优势。然而，由于横向架构固有的可扩展性限制，将 GaN-on-Si 横向 HEMT 的击穿电压扩展到 650 V 以上仍然是一个挑战。

  相比之下，垂直拓扑结构具有设计灵活性，垂直 GaN 功率晶体管通过增加漂移层的厚度而不增加器件的面积，在千伏（kV）级阻断能力方面展现出显著优势。近年来，已成功开发出多款 1200 V 垂直 P-i-N 二极管，并展示了优异的阻断和雪崩能力，这验证了垂直 GaN-on-Si 拓扑在高压和高功率应用中的可行性。

  Liu 等人首次报道了准垂直 GaN-on-Si 沟槽 MOSFET，采用 4 μm 厚的 GaN 漂移层，其硬击穿电压达 645 V。随后研究聚焦于优化 p-GaN 沟道区与栅介质层，以改善准垂直 GaN-on-Si 沟槽 MOSFET 的导通性能和可靠性。为消除准垂直结构中存在的电流拥挤效应，Khadar 等人展示了首个全垂直 GaN-on-Si 沟槽 MOSFET，其漏极电极沉积于通过选择性去除缓冲层和硅衬底后暴露的背面 n+-GaN 层上。Debaleen 等人报道了一种带有导电缓冲层的全垂直 GaN-on-Si 晶体管，这种设计消除了复杂的衬底工艺并简化了制造流程。然而，由于缺乏有效的终端结构和高质量的漂移层，这些报道的垂直 GaN-on-Si MOSFETs 的击穿电压（BV）仍低于 650 V，这对于千伏（kV）级别的电力系统应用来说是不足的。

  本文展示了一种 1200 V 全垂直 GaN-on-Si 沟槽 MOSFET，采用氟离子注入终端（FIT）。传统的台面刻蚀终端（MET）被高阻的 FIT 结构取代，该结构可以有明显效果地隔离分立器件，并缓解终端区域的电场拥挤效应。因此，FIT-MOS 的击穿电压从 MET-MOS 的 567 V 提升至 1277 V。此外，FIT-MOS 表现出增强型工作模式，具有 3.3 V 的阈值电压 (Vth)、约 107的开关比 (ON/OFF ratio)、低的比导通电阻 (Ron,sp) 为 5.6 mΩ·cm²，以及 8 kA/cm² 的高导通电流密度。这些结果为基于 GaN-on-Si 垂直晶体管的 kV 级电力电子系统的发展奠定了基础。

  图 1(a)-(b) 展示了全垂直 GaN-on-Si FIT-MOS 的结构示意图和沟槽栅区域的截面扫描电子显微镜（SEM）图像。通过注入强电负性的氟离子，原本导电的 n+-GaN/p-GaN 层在 FIT 区域内变为高阻层，从而有效地隔离分立 FIT-MOS 器件，消除了传统 MET 结构的需求。FIT-MOS 的栅沟槽深度为 1.15 μm，延伸至 n-GaN 漂移层。可以观察到完整的栅堆叠结构，包括 100 nm 厚的 SiO₂ 栅介质层，以及 50/150 nm 厚的 Cr/Au 栅金属层。

  图 1：（a）全垂直 GaN-on-Si 沟槽 MOSFET 的结构示意图；（b）带氟注入终端（FIT-MOS）的沟槽栅区域横截面 SEM 图像。

  随后采用原子层沉积（ALD）沉积100 nm 厚的SiO₂栅介质层，并通过反应离子刻蚀（RIE）开源极接触孔。最后沉积双层 Cr/Au 堆叠以形成栅极和源极电极。低电阻硅衬底作为漏极电极。MET-MOS 与 FIT-MOS 的工艺流程类似，不同之处在于 MET-MOS 采用台面刻蚀来隔离分立器件。

  图 2(a) 全垂直沟槽型 MOSFET 的 N-P-N 外延结构的横截面扫描电子显微镜（SEM）图像；(b) 全垂直沟槽型 MOSFET 的 N-P-N 外延结构的二次离子质谱（SIMS）剖面图；(c) (002) 和 (102) 晶向的 Omega 摇摆曲线。插图显示了在 Si 衬底上生长的 GaN层；阴极发光（CL）图像；(d) 通过物质中离子输运 (TRIM) 模拟和二次离子质谱（SIMS）测量得到的氟离子（F 离子）分布。

  导电缓冲层由 AlGaN/AlN 多层组成，可实现全垂直电流通路，同时避免复杂的衬底工程工艺。而且，基于 AlGaN/AlN 的缓冲层还能对上方的 GaN 漂移层提供足够的压应力，有效补偿拉伸应力，避免因高温冷却过程引起的裂纹。通过 X 射线ω摇摆曲线的半峰宽（FWHM）（见图 2(c)），估算出的穿通位错密度（TDD）为 3.0×10⁸cm⁻²，其计算公式如下：

  其中，β是半峰宽，b是伯格斯矢量。通过阴极发光（CL）测量也得到了类似的位错密度（TDD），为1.4×10⁸cm⁻²，如图 2(c) 的插图所示。图 2(d) 显示了通过物质中离子输运 (TRIM) 模拟和 二次离子质谱 (SIMS) 测量得到的氟离子（F 离子）分布剖面，结果显示氟离子在 FIT 结构中呈均匀分布。

  图 4 对比了FIT-MOS 与 MET-MOS 的关断态击穿特性。在击穿前，栅漏电流 (IG) 始终低于10⁻⁶A/cm²，表明栅介质堆叠在高漏极偏压下具备优秀能力的稳定性。FIT-MOS 的击穿电压高达 1277 V，而 MET-MOS 在 567 V 就发生了过早击穿。在低 VDS 时，FIT-MOS 的关断态电流密度比 MET-MOS 更大，这是由于 FIT 结构引入了额外的纵向漏电通道。这一现象可通过测试结构的点对点漏电流密度（见图 5(a)）得到验证。此外，由于氟离子注入后 FIT 区域存在 Ga 空位、原子键合不足以及能量约束不足，氟离子可能在 GaN 晶格中扩散并逸出表面，进而影响器件的耐热性。采用优化的后注入退火工艺可大大降低关断态漏电流密度，并增强 FIT-MOS 的热稳定性。

  为分析 MET-MOS 和 FIT-MOS 的击穿机理，采用 TCAD 仿真计算二维电场分布（见图 5(b)-(c)）。仿真中使用的关键物理模型包括载流子漂移扩散模型、产生-复合模型、连续性方程与泊松方程，以及碰撞离化模型。在 VDS = 400 V 时，MET 结构在台面拐角处可观察到电场拥挤，峰值电场达 2.7 MV/cm，导致其击穿电压下降。而如图 5(c) 所示，FIT 结构可以有明显效果地抑制终端区域的电场拥挤。然而，在沟槽栅区域仍观察到电场拥挤，这能够最终靠采用栅极屏蔽结构来有效抑制。

  本文展示了一种 1200 V 全垂直 GaN-on-Si 沟槽 MOSFET，采用氟离子注入终端（FIT）技术。FIT 结构取代了常规的台面刻蚀终端，有效地实现了对离散 FIT-MOS 器件的隔离，从而消除了 MET-MOS 中的电场拥挤效应。结果实现了 1277 V 的先进击穿电压，以及 291 MW/cm² 的 Baliga 优值 (BFOM)。氟注入终端技术为垂直 GaN 沟槽 MOSFET 在 kV 级电力系统中的应用展现了巨大的潜力。

  特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。

  读懂IPO优迅股份急了？二度闯关后火速提交注册，软件开发团队成谜，8项软件著作权含金量待考

  每月涨粉10万，外地顾客都想把电脑寄给他！杭州百脑汇这家店为什么突然火了？

  澎湃OS再次公布进展通报：小米17 Pro Max问题被解决，你遇到过吗

  iPhone17 Pro系列机身褪色：没办法避免！库克：忙AI国行却陷难题！

  《编码物候》展览开幕 北京时代美术馆以科学艺术解读数字与生物交织的宇宙节律